システムＣＯＭＥＴⅡの仕様

（１）１語は１６ビットで、そのビット構成は、次のとおりである。

上位ビット

下位ビット

↑符号ビット

（２）主記憶の容量は６５５３６語で、そのアドレスは０～６５５３５番地である。
（３）数値は、１６ビットの２進数で表現する。負数は、２の補数で表現する。
（４）制御方式は逐次制御で、命令後は１語長又は２語長である。
（５）レジスタとして、ＧＲ（１６ビット）、ＳＰ（１６ビット）、ＰＲ（１６ビット）、ＦＲ（３ビット）の４種類がある。
　ＧＲ（汎用レジスタ、Ｇｅｎｅｒａｌ　Ｒｅｇｉｓｔｅｒ）は、ＧＲ０～ＧＲ７の８個があり、算術、論理、比較、シフトなどの演算に用いる。このうち、ＧＲ１～ＧＲ７のレジスタは、指標レジスタ（Ｉｎｄｅｘ　Ｒｅｇｉｓｔｅｒ）としてアドレスの修飾にも用いる。
　ＳＰ（スタックポインタ、Ｓｔａｃｋ　Ｐｏｉｎｔｅｒ）は、スタックの最上段のアドレスを保持している。
　ＰＲ（プログラムレジスタ、Ｐｒｏｇｒａｍ　Ｒｅｇｉｓｔｅｒ）は、次に実行すべき命令語の先頭アドレスを保持している。ＦＲ（フラグレジスタ，Ｆｌａｇ　Ｒｅｇｉｓｔｅｒ）は、ＯＦ（Ｏｖｅｒｆｌｏｗ　Ｆｌａｇ）、ＳＦ（Ｓｉｇｎ　Ｆｌａｇ）、ＺＦ（Ｚｅｒｏ　Ｆｌａｇ）と呼ぶ３個のビットからなり、演算命令などの実行によって次の値が設定される。これらの値は、条件付き分岐命令で参照される。

ＯＦ	算術演算命令の場合は、演算結果が－３２７６８～３２７６７に収まらなくなったとき１になり、それ以外のとき０になる。論理演算命令の場合は、演算結果が０～６５５３５に収まらなくなったとき１になり、それ以外のとき０になる。
ＳＦ	演算結果の符合が負（ビット番号１５が１）のとき１、それ以外のとき０になる。
ＺＦ	演算結果が零（全部のビットが０）のとき１、それ以外のとき０になる。

（６）論理加算又は論理減算は、被演算データを符号の無い数値とみなして、加算又は減算する。

　命令の形式およびその機能を示す。ここで、ひとつの命令コードに対し２種類のオペランドがある場合、上段はレジスタ間の命令、下段はレジスタと主記憶間の命令を表す。

命令	書き方		命令の説明	ＦＲの設定
命令	命令コード	オペランド	命令の説明	ＦＲの設定

（１）ロード、ストア、ロードアドレス命令

ロードＬｏａＤ	ＬＤ	ｒ１，ｒ２	ｒ１ ← （ｒ２）	○*1
ロードＬｏａＤ	ＬＤ	ｒ，ａｄｒ［，ｘ］	ｒ ← （実効アドレス）	○*1
ストアＳＴｏｒｅ	ＳＴ	ｒ，ａｄｒ［，ｘ］	実効アドレス ← （ｒ）	－
ロードアドレスＬｏａｄ　ＡＤｄｒｅｓｓ	ＬＡＤ	ｒ，ａｄｒ［，ｘ］	ｒ ← 実効アドレス	－

（２）算術、論理演算命令

算術加算ＡＤＤ　Ａｒｉｔｈｍｅｔｉｃ	ＡＤＤＡ	ｒ１，ｒ２	ｒ１ ← （ｒ１）＋（ｒ２）	○
		ｒ，ａｄｒ［，ｘ］	ｒ ← （ｒ）＋（実効アドレス）
論理加算ＡＤＤ　Ｌｏｇｉｃａｌ	ＡＤＤＬ	ｒ１，ｒ２	ｒ１ ← （ｒ１）＋L （ｒ２）
		ｒ，ａｄｒ［，ｘ］	ｒ ← （ｒ）＋L （実効アドレス）
算術減算ＳＵＢｔｒａｃｔ　Ａｒｉｔｈｍｅｔｉｃ	ＳＵＢＡ	ｒ１，ｒ２	ｒ１ ← （ｒ１）－（ｒ２）
		ｒ，ａｄｒ［，ｘ］	ｒ ← （ｒ）－（実効アドレス）
論理減算ＳＵＢｔｒａｃｔ　Ｌｏｇｉｃａｌ	ＳＵＢＬ	ｒ１，ｒ２	ｒ１ ← （ｒ１）－L （ｒ２）
		ｒ，ａｄｒ［，ｘ］	ｒ ← （ｒ）－L （実効アドレス）
論理積ＡＮＤ	ＡＮＤ	ｒ１，ｒ２	ｒ１ ← （ｒ１）ＡＮＤ（ｒ２）	○*1
		ｒ，ａｄｒ［，ｘ］	ｒ ← （ｒ）ＡＮＤ（実効アドレス）
論理和ＯＲ	ＯＲ	ｒ１，ｒ２	ｒ１ ← （ｒ１）ＯＲ（ｒ２）
		ｒ，ａｄｒ［，ｘ］	ｒ ← （ｒ）ＯＲ（実効アドレス）
排他的論理和ｅＸｃｌｕｓｉｖｅ　ＯＲ	ＸＯＲ	ｒ１，ｒ２	ｒ１ ← （ｒ１）ＸＯＲ（ｒ２）
		ｒ，ａｄｒ［，ｘ］	ｒ ← （ｒ）ＸＯＲ（実効アドレス）

（３）比較演算命令

算術比較
ＣｏｍＰａｒｅ　Ａｒｉｔｈｍｅｔｉｃ

ＣＰＡ

ｒ１，ｒ２

（ｒ１）と（ｒ２）、又は（ｒ）と（実効アドレス）の算術比較又は論理比較を行い、比較結果によって、ＦＲに次の値を設定する。

比較結果	ＦＲの値
比較結果	ＳＦ	ＺＦ
（ｒ１）＞（ｒ２）	０	０
（ｒ）＞（実効アドレス）	０	０
（ｒ１）＝（ｒ２）	０	１
（ｒ）＝（実効アドレス）	０	１
（ｒ１）＜（ｒ２）	１	０
（ｒ）＜（実効アドレス）	１	０

○*1

ｒ，ａｄｒ［，ｘ］

論理比較
ＣｏｍＰａｒｅ　Ｌｏｇｉｃａｌ

ＣＰＬ

ｒ１，ｒ２

ｒ，ａｄｒ［，ｘ］

（４）シフト演算命令

算術左シフトＳｈｉｆｔ　Ｌｅｆｔ　Ａｒｉｔｈｍｅｔｉｃ	ＳＬＡ	ｒ，ａｄｒ［，ｘ］	符合を除き（ｒ）を実効アドレスで指定したビット数だけ左又は右にシフトする。　シフトの結果、空いたビット位置には、左シフトの時は０、　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　右シフトの時は符号と同じものが入る。	○*2
算術右シフトＳｈｉｆｔ　Ｒｉｇｈｔ　Ａｒｉｔｈｍｅｔｉｃ	ＳＲＡ	ｒ，ａｄｒ［，ｘ］
論理左シフトＳｈｉｆｔ　Ｌｅｆｔ　Ｌｏｇｉｃａｌ	ＳＬＬ	ｒ，ａｄｒ［，ｘ］	符号を含み（ｒ）を実効アドレスで指定したビット数だけ左又は右にシフトする。　シフトの結果、空いたビット位置には０が入る。
論理右シフトＳｈｉｆｔ　Ｒｉｇｈｔ　Ｌｏｇｉｃａｌ	ＳＲＬ	ｒ，ａｄｒ［，ｘ］

（５）分岐命令

正分岐
Ｊｕｍｐ　ｏｎ　ＰＬｕｓ

ＪＰＬ

ａｄｒ［，ｘ］

　ＦＲの値によって、実効アドレスに分岐する。分岐しない時は、次の命令に進む。

	ＦＲ
	ＯＦ	ＳＦ	ＺＦ
ＪＰＬ		０	０
ＪＭＩ		１
ＪＮＺ			０
ＪＺＥ			１
ＪＯＶ	１

－

負分岐
Ｊｕｍｐ　ｏｎ　ＭＩｎｕｓ

ＪＭＩ

ａｄｒ［，ｘ］

非零分岐
Ｊｕｍｐ　ｏｎ　Ｎｏｎ　Ｚｅｒｏ

ＪＮＺ

ａｄｒ［，ｘ］

零分岐
Ｊｕｍｐ　ｏｎ　ＺＥｒｏ

ＪＺＥ

ａｄｒ［，ｘ］

オーバーフロー分岐
Ｊｕｍｐ　ｏｎ　ＯＶｅｒｆｌｏｗ

ＪＯＶ

ａｄｒ［，ｘ］

無条件分岐
ｕｎｃｏｎｄｉｔｉｏｎａｌ　ＪＵＭＰ

ＪＵＭＰ

ａｄｒ［，ｘ］

　無条件に実効アドレスに分岐する。

（６）スタック操作命令

プッシュＰＵＳＨ	ＰＵＳＨ	ａｄｒ［，ｘ］	ＳＰ ← （ＳＰ）－L １，（ＳＰ） ← 実効アドレス	－
ポップＰＯＰ	ＰＯＰ	ｒ	ｒ ← （（ＳＰ）），ＳＰ ← （ＳＰ）＋L １	－

（７）コール、リターン命令

コールＣＡＬＬｓｕｂｒｏｕｔｉｎｅ	ＣＡＬＬ	ａｄｒ［，ｘ］	ＳＰ ← （ＳＰ）－L １，（ＳＰ） ← （ＰＲ），ＰＲ ← 実効アドレス	－
リターンＲＥＴｕｒｎ　ｆｒｏｍ　ｓｕｂｒｏｕｔｉｎｅ	ＲＥＴ		ＰＲ ← （（ＳＰ）），ＳＰ ← （ＳＰ）＋L １	－

（８）その他

スーパバイザコールＳｕｐｅｒＶｉｓｏｒ　Ｃａｌｌ	ＳＶＣ	ａｄｒ［，ｘ］	実効アドレスを引数として割出しを行う。実行後のＧＲとＦＲは不定となる。	－
ノーオペレーションＮｏ　ＯＰｅｒａｔｉｏｎ	ＮＯＰ		何もしない。	－

（注）

ｒ，ｒ１，ｒ２

いずれもＧＲを示す。指定できるＧＲはＧＲ０～ＧＲ７

ａｄｒ

アドレスを示す。指定できる値の範囲は０～６５５３５

ｘ

指標レジスタとして用いるＧＲを示す。指定できるＧＲはＧＲ１～ＧＲ７

［］

［］内の指定は省略できることを示す。

（）

（）内のレジスタ又はアドレスに格納されている内容を示す。

実効アドレス

ａｄｒとｘの内容との論理加算値又はその値が示す番地。

←

演算結果を、左辺のレジスタ又はアドレスに格納することを示す。

＋L －L

論理加算，論理減算を示す。

ＦＲの設定

○	：	設定されることを示す。
○*1	：	設定されることを示す。ただし、ＯＦには０が設定される。
○*2	：	設定されることを示す。ただし、ＯＦにはレジスタから最後に送り出されたビットの値が設定される。
－	：	実行前の値が保持されることを示す。

１．システムＣＯＭＥＴⅡの仕様

１．１ハードウェアの仕様

１．２命令

（１）ロード、ストア、ロードアドレス命令

（２）算術、論理演算命令

（３）比較演算命令

（４）シフト演算命令

（５）分岐命令

（６）スタック操作命令

（７）コール、リターン命令

（８）その他

１．３文字の組

１． システムＣＯＭＥＴⅡの仕様

１．１ ハードウェアの仕様

１．２ 命令

（１） ロード、ストア、ロードアドレス命令

（２） 算術、論理演算命令

（３） 比較演算命令

（４） シフト演算命令

（５） 分岐命令

（６） スタック操作命令

（７） コール、リターン命令

（８） その他

１．３ 文字の組

１．システムＣＯＭＥＴⅡの仕様

１．１ハードウェアの仕様

１．２命令

（１）ロード、ストア、ロードアドレス命令

（２）算術、論理演算命令

（３）比較演算命令

（４）シフト演算命令

（５）分岐命令

（６）スタック操作命令

（７）コール、リターン命令

（８）その他

１．３文字の組